三星披露10纳米以下DRAM核心技术，推动下一代内存芯片发展

12月17日，三星电子近日公布了一项面向下一代内存芯片的核心技术突破，该技术有望应用于10纳米以下制程的DRAM芯片中，为内存芯片的进一步微缩化与高性能化提供关键支撑。

在12月10日于旧金山举行的IEEE国际电子器件会议上，三星电子与其下属研究机构三星综合技术院共同展示了该项研究成果。该技术聚焦于采用Cell-on-Periphery结构的垂直沟道DRAM晶体管，通过在高温工艺环境下保持稳定性能，为10纳米级DRAM的量产奠定了基础。

在CoP结构中，存储单元被垂直堆叠在外围电路之上。然而，堆叠过程中的高温工艺（约550摄氏度）往往会使下层的外围晶体管受损，导致性能下降。三星团队通过采用非晶态铟镓氧化物材料，成功开发出一种可耐受高温的垂直沟道晶体管，该晶体管在550摄氏度氮气环境热处理后，阈值电压变化控制在0.1电子伏特以内，漏极电流几乎未出现衰减，显示出优异的热稳定性。

此外，在高温高电压应力测试中，该晶体管的阈值电压漂移仅为约-8毫伏，显示出良好的长期工作可靠性。三星通过分子动力学与密度泛函理论模拟分析指出，其稳定性源于沟道与电极界面处正负离子扩散被有效抑制，从而保持了晶体管的电学特性。

业内分析指出，尽管该技术目前仍处于研究阶段，尚未进入大规模量产，但其为未来0a或0b世代DRAM芯片的开发提供了重要技术路径。随着人工智能、高性能计算等领域的快速发展，对更高密度、更低功耗内存芯片的需求日益迫切，三星此次公布的技术突破，有望推动整个内存行业向更先进的制程节点迈进。